Skip to content

<轻松成为设计高手: VerilogHDL 实用精解> EDA 先锋工作室, 王诚, 吴继华 2012.6

Notifications You must be signed in to change notification settings

Code-Sample-Collection/VerilogHDL-Practical-insights

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

10 Commits
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

Repository files navigation

<轻松成为设计高手 —— VerilogHDL 实用精解> 示例代码

内容简介 本书主要分为3部分: 第1~3章描述了Verilog HDL语言的基本概念、设计流程、语法与建模方式;第4~6章讨论如何合理使用Verilog HDL描述高性能的可综合电路;第7、8章重点描述了如何编写测试激励以及Verilog的仿真原理。另外,第9章对Verilog HDL语言的发展趋势做了展望。

本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体学等理工专业的教材,也可作为FPGA/CPLD逻辑设计工程师、IC工程师、硬件电路设计工程师的实用工具书。

版权

出版社页面示例代码下载已经失效。 本 repo 提供代码仅供学习。 代码版权归原作者和出版社所有。

About

<轻松成为设计高手: VerilogHDL 实用精解> EDA 先锋工作室, 王诚, 吴继华 2012.6

Topics

Resources

Stars

Watchers

Forks

Releases

No releases published