如果对任何实习感兴趣, 请阅读 如何申请实习 从此处 提交申请.
工作内容:
- 为 Nutshell处理器 开发时钟周期精确处理器模型，撰写开发文档，参与果壳后续维护，编写和重构一生一芯TLB、MMU、BPU等相关部件讲义；
- 为 Boom处理器 开发时钟周期精确处理器模型，撰写开发文档，编写一生一芯乱序处理器讲义；
- 为玄铁系列处理器开发时钟周期精确处理器模型，将工业级代码设计思想写入一生一芯讲义；
投递要求:
- CS/EE专业在读本科或研究生（含博士/硕士），可以在线实习，待遇面议；
- 具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力；
- 熟悉CPU微架构、gem5模拟器、SystemC的同学优先；
- 参与过“一生一芯”计划且完成A线的同学优先；
- 熟悉modern c++且具有面向对象编程思想，掌握c++相关调试技巧；
- 能熟练看波形对RTL代码进行debug并熟练使用进行git协作开发，有良好的代码注释习惯；
- 实习期至少12个月以上；
工作内容:
- 阅读开源处理器核源代码, 如 BOOM, Rocket-chip 等现有开源处理器, 阅读过程中添加注释；
- 一生一芯 SoC 片上总线协议是 AXI4-Full, 需要把开源核都改成AXI4总线；
- 接入一生一芯 iverilog-soc, 在仿真环境中, 通过所有测试集；
- 撰写相关文档, 要求内容详实, 来介绍将开源处理器核接入一生一芯SoC, 学习和解决问题的过程；
- 配合后端老师完成VCS仿真和DC综合, 根据返回报告, 清除相应 warning 和 bug；
投递要求:
- 在读本科或研究生（含博士/硕士），支持在线实习，待遇面议；
- 具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力；
- 熟悉 AXI4-Full 和 AXI4-Lite 总线协议；
- 熟悉 Verilog, System Verilog, Chisel, Spinal等多种语言者优先；
- 熟悉CPU微架构, 熟悉计算机体系结构者优先；
- 参与过"一生一芯"计划者优先；
工作内容:
- 使用Systemverilog的可综合语法实现接口IP的设计，开发和维护工作（VGA，PS/2，I2C，I2S，SPI，UART等）；
- 根据SoC架构设计需求，实现高性能IP的设计和开发工作（SDRAM，DDR1，DDR2，USB HOST，AMBA片上互联网络等）；
- 搭建简易Testbench对 IP 进行基础功能验证；
- 使用 AXI/APB 作为 IP 的总线接口, 接入一生一芯的 SoC；
投递要求:
- 在读本科或研究生（含博士/硕士），支持在线实习，待遇面议；
- 具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力；
- 熟悉AXI4-Full和APB4协议；
- 有 IP 开发经验者优先，熟悉计算机体系结构者优先；
- 会使用 UVM 搭建通用验证平台者优先；
- 参加过"一生一芯"计划者优先；
工作内容:
- 参与一生一芯项目组开源IP的验证，根据规格进行功能分解，搭建验证环境并编写测试用例；
- 根据SoC架构设计需求，参与制定SoC完整验证方案，协助架构和后端团队开展SoC功能和性能分析；
- 参与搭建IP/SoC规范化验证流程，并完善相关技术文档；
- 跟踪国内外新的IC验证技术和开源框架发展，尝试使用Cocotb探索一生一芯SoC开源验证方案；
投递要求:
- 在读本科或研究生（含博士/硕士），需要线下实习，待遇面议；
- 具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力；
- 熟悉System Verilog语言，了解UVM验证方法学，能熟练使用Makefile，Python和系统Shell进行脚本编程；
- 熟悉常见标准IP的协议，具有处理器或IP实际验证经验的优先；
- 熟练使用vcs，nc-verilog，modelsim等仿真工具，以及PLI，DPI编程接口的优先；
工作内容:
- 参与不同规格一生一芯流片用SoC的需求分析，架构演进以及功能集成设计；
- 开发、维护并改进流片用SoC仿真框架（iverilog/verilator/vcs）；
- 协助开源处理器核接入到SoC仿真环境，参与SoC子部件的预综合，为后端团队提供PPA优化参考；
- 完成SoC子部件（总线，时钟，复位，调试模块）的代码开发、集成和功能仿真，能在FPGA上搭建完整的SoC验证环境，并持续优化；
- 参与SoC仿真用CI/CD平台维护工作，并协助后端团队解决代码接入的问题；
- 支持验证和硬件工程师对芯片的bringup和底层软件驱动调试工作；
- 跟踪国内外开源SoC架构设计的前沿进展，参与一生一芯流片用SoC生成器项目的设计和开发；
- 学习并探索全开源逻辑综合工具链（Yosys+abc）的使用，并接入到一生一芯/iEDA后端工具链中；
- 负责SoC架构设计文档的编写和改进；
投递要求:
- 在读本科或研究生（含博士/硕士），需要线下实习，待遇面议（实习）；
- 电子、信息工程、通讯、计算机、自动化，或其他相关专业硕士学历，类别不限（学术/工程硕士均可，校招）；
- 在数字设计和验证方面有2~3年或以上的工作经验（社招）；
- 理解一生一芯项目的发展愿景，并认可开源技术在芯片设计领域的应用；
- 具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力；
- 熟练掌握Verilog或SystemVerilog语言，数字电路设计原理，SoC数字集成和FPGA逻辑设计相关知识，有良好的代码设计规范；
- 熟悉AMBA系列总线（AXI/AHB/APB）和各个常见标准外设（SPI/I2C/GPIO）的协议，具有系统架构分析和优化能力（性能，功耗，面积）；
- 能熟练使用各种EDA设计和验证工具，具备前后端协同开发和静态时序分析经验，有实际工程流片经历；
加分项：
- 具有良好的计算机体系结构知识，熟悉RV32/64指令集和微架构设计；
- 熟练使用Python/Bash/Perl/Tcl等脚本语言；
- 参与过多个复杂IP的设计或者验证，比如DDR, USB HOST，PCIE，ETHERNET，总线互联网络等；
- 有带队或者培养新人经验；
工作内容:
- 负责一生一芯以及开源iEDA流片项目的后端物理设计，负责芯片项目从NETLIST到GDSII的后端物理实现；
- 参与后端团队的SoC芯片架构探索，能协同前端团队优化芯片的PPA；
- 跟踪国内外各开源EDA工具（OpenRoad/SiliconCompiler/OpenTimer等）的进度并形成报告，能持续优化开源iEDA的Flow；
- 参与后端项目设计开发流程规范的搭建，并进行持续优化；
- 参与后端项目的流程化管理，能详细地对项目进度、质量以及风险进行管控；
- 编写和完善开源iEDA的流程文档；
投递要求:
- 在读本科或研究生（含博士/硕士），需要线下实习，待遇面议（实习）；
- 微电子，集成电路及电子工程相关专业，或其他相关专业硕士学历，类别不限（学术/工程硕士均可，校招）；
- 具有2~3年或以上的大型SoC后端设计经验，至少在40nm及以下的工艺节点有2款芯片的成功tapeout经验，具有28nm及以下制程的相关经验者优先（社招）；
- 具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力；
- 有良好的数字电路以及半导体知识基础，对数字后端流程有基本的认识，了解SoC前后端设计流程，具有丰富的综合、STA和timing fix经验；
- 精通STA Flow和Formal Flow，熟悉Synopsys/Cadence等公司专业的综合、STA工具，并熟练掌握UNIX/LINUX操作系统及Python/shell/Tcl等脚本语言；
加分项：
- 有良好的脚本阅读和开发能力（Python、Tcl和后端Flow），阅读或者开发过大型Python项目；
- 能熟练使用主流商业数字后端EDA工具或者有过28nm及以下制程实际流片经验的优先；
- 具有高速电路物理设计经验，了解或者使用过开源后端EDA工具的优先；
- 有带队或者培养新人经验；
工作内容:
- 负责一生一芯项目批量用PCB板卡的设计和投板；
- 负责开源EDA流片项目PCB板卡的设计和投板；
- 编写和完善板卡设计文档；
投递要求:
- 在读本科或研究生（含博士/硕士），可以在线实习，待遇面议；
- 具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力；
- 能熟练使用任意一款工具（Altium Designer/Allegro/LCEDA/KiCAD/PADS/Eagle）进行板卡设计；
- 能独立完成原理图的设计、BOM选型和管理、原理图和PCB封装库制作、PCB板布局布线；
- 具备基本的数字电路Layout经验，熟悉常见信号的布线规则。能依照信号类型正确设置DRC参数，能在保证高质量布局布线的基础上优化设计。
- 有高速信号、高密度器件Layout经验的优先，投递简历时请附上自己之前设计的板卡原理图和布局布线截屏或者链接；
- 使用立创LCEDA或者KiCAD进行设计的优先；
- 参加过电子设计比赛的优先，熟悉PCB、拼版制作要求、物料管理和SMT工艺流程的优先；
工作内容
- 负责一生一芯和开源iEDA板卡的硬件以及软件调试，协助后端团队完成SoC硅后验证；
- 参与设计、开发和维护板卡的BSP；
- 负责编写和完善板卡调试和流程文档；
投递要求
- 在读本科或研究生（含博士/硕士），可以在线实习，待遇面议；
- 具有积极主动的工作态度，具备较强的学习能力，良好的分析能力、解决问题能力、沟通能力和团队协作能力；
- 有嵌入式板卡调试经验，有良好的C语言基础，能独立完成板卡的硬件调试，能快速准确地定位问题；
- 熟悉RV32/64指令集和RISCV工具链的优先，熟悉QEMU并在RV32/64上有过Linux移植经验的优先；
- 参与过“一生一芯”计划以及熟悉南大AM运行环境的优先；
工作内容：
- 参与开源芯片社区OSCC及其下属各个子项目前端页面的开发工作。
- 制订并实现满足前后端数据传输需求的Web接口规范。
- 负责编写Web前端开发规范、流程与总结文档。
投递要求：
- 掌握最基本的HTML/CSS/JavaScript/TypeScript。
- 掌握前端开发框架Vue全家桶（Vue3+Vite+Vue Router+Vuex/Pinia）。
- 掌握ECMAScript 6新特性（如箭头函数、Promise异步等）。
- 掌握界面响应式布局的原理与实现，有UI设计相关的知识或经验。
- 掌握AJAX/AXIOS数据请求响应原理与使用。
- 了解Event Loop、Web Assembly、PWA、Canvas/WebGL等技术。
- 了解Electron或Tauri等跨平台应用框架。
- 能够使用Git进行版本控制，了解并愿意遵循GitHub风格的协同开发模式。
- 先前参与过Web前端项目开发的优先。
- 对Web前端页面如何与传统软件相融合有自己想法的优先。
工作内容：
- 参与开源芯片社区OSCC及其下属各个子项目后端逻辑的开发工作。
- 设计并搭建一个安全可靠的网站后端架构，用于抵挡恶意攻击并满足用户高并发访问需求。
- 根据文档创建数据库表并设计合理的表间关系，保证数据增删改查效率的最大化。
- 负责编写Web后端开发规范、流程与总结文档。
投递要求：
- 掌握基本的计算机网络原理，熟悉TCP/IP、HTTP(S)等协议的概念与用法。
- 掌握GET、POST等常用数据请求响应的原理与用法。
- 掌握GNU/Linux环境下的基本操作。
- 掌握常用后端开发框架的使用方法（如Express、SSH、SSM等）。
- 掌握Apache/Nginx反向代理按需配置，能够维护网站部署环境的长期安全运行。
- 掌握MySQL/Oracle/MongoDB或其他任意一款数据库的用法。
- 掌握基本的数据结构（如列表、映射）和算法知识。
- 掌握后端语言的特性与用法。
- 熟悉服务器日常配置与维护（如DNS配置、内网穿透等）。
- 能够使用Git进行版本控制，了解并愿意遵循GitHub风格的协同开发模式。
- 有使用任意后端语言或框架进行实际网站开发的经历，且愿意学习并使用
Nodejs+Express+MongoDB开发项目的优先。
工作内容：
- 参与开源IP设计、开源SoC生成、开源EDA等Web平台的前后端开发工作（主要偏向前端）。
- 与IP/Soc以及物理后端实习生一起讨论制订各平台的发展方向，满足用户的使用需求。
- 负责编写Web平台开发规范、流程与总结文档。
投递要求：
- 满足《Web前端开发实习生》岗位投递要求中的所有内容。
- 满足《Web后端开发实习生》岗位投递要求中的部分内容（只需了解Web基本知识、数据库、后端开发框架即可）。
- 了解Web跨平台开发、容器虚拟化、云端大数据等技术。
- 了解现有云端平台（如腾讯文档、立创EDA）所使用的一些关键技术。
- 对处理器芯片感兴趣，课上或课下学习过一定的数字电路或体系结构知识。
- 具备良好的自学能力，能够独立学习并解决一些跟处理器芯片相关的技术问题。
- 对嵌入式开发感兴趣，曾做过单片机应用开发或绘制过PCB电路板的优先。
- 参与过“一生一芯”计划的优先。
工作内容：
- 联系并对接所需追踪学员，协商追踪小组与学员沟通的具体时间和形式。
- 完成日常会议预定及会议安排梳理的工作。
- 整理、归纳收集到的基本追踪信息材料。
投递要求：
- 有良好的沟通能力及团队合作能力。
- 现阶段在北京学习，并接受每月1～2次线下会面工作的在读本科生或研究生。
- 有“一生一芯”项目学习经历的同学优先。